hi,
im anhang befindet sich der VHDL-Code und die Block-Files (für QuartusII) des projekts (bitte lizenz beachten).
ich hab das design jetzt auf 16kanäle mit jeweils 10bit geändert.
deswegen müssen jetzt 16 * 3 * 2 = 96 Bytes gesendet werden, zuerst das lower, dann das upper byte (vom upper byte werden nur LSB und LSB+1 berücksichtigt).
ein ACK kommt erst dann, wenn das 96te byte angekommen ist.
rücklesen ist denke ich für ein 'consumer' gerät nicht notwendig. die kommunikation ist hinreichend sicher.