Makefile Problem

decembersoul · 27. August 2008

Hallo
Ich habe ein Problem mit meinem Makefile.
Sinn ist es das ich
make device1
und
make device2
aufrufen kann.
In dem Fall soll ein define DEVICE=deviceX gesetzt werden welches in allen Submakefiles und speziell in dem C-Code vorhanden ist.

Wenn ich vorher per Hand
export DEVICE=device1
make device1
mache, dann geht es.

Was stimmt mit dem Makefile nicht?
(ist nur ein kleiner Auszug.
)

Code

#TEST MAKEFILE
build_device1:
        DEVICE=device1
        export DEVICE


build_device2:
        DEVICE=device2
        export DEVICE


device1: build_device1 check


device2: build_device2 check


check:
        if [ "$(DEVICE)" != "device1" -a "$(DEVICE)" != "device2" ] ; then \
                echo "Error, you need to define DEVICE to device1 or device2"; \
                false; \
        fi;
        @echo you build for $(DEVICE)

Alles anzeigen

winni · 27. August 2008

Hi,

Zitat

Wenn ich vorher per Hand export DEVICE=device1

müßt es dann nicht so heißen?:

Code

build_device1:         
         DEVICE=device1
         export DEVICE=$(DEVICE)

aber ich hab da nicht wirklich Ahnung

Tschüss,

winni

decembersoul · 27. August 2008

Spielt in dem Fall keine Rolle, da es das selbe macht, es macht sogar das Problem noch mehr deutlich.

Code

#TEST MAKEFILE
build_device1:
        DEVICE=device1
        export DEVICE=$(DEVICE)


build_device2:
        DEVICE=device2
        export DEVICE


device1: build_device1 check


device2: build_device2 check


check:
        if [ "$(DEVICE)" != "device1" -a "$(DEVICE)" != "device2" ] ; then \
                echo "Error, you need to define DEVICE to device1 or device2"; \
                false; \
        fi;
        @echo you build for $(DEVICE)

Alles anzeigen

make -f Makefile_test device1

Code

DEVICE=device1
export DEVICE=
if [ "" != "device1" -a "" != "device2" ] ; then \
                echo "Error, you need to define DEVICE to device1 or device2"; \
                false; \
        fi;
Error, you need to define DEVICE to device1 or device2
make: *** [check] Error 1

Also das Problem ist das ich es wohl nicht verstanden habe wie ich Variablen deklariere.

Code

#TEST MAKEFILE2


all:
        DEVICE=device1
        echo $(DEVICE)

"make all " liefert hier schon das Problem.

Code

make -f  Makefile_test2
DEVICE=device1
echo

Eigentlich sollte das echo device1 ausgeben.

LordJaxom · 29. August 2008

Make-Variablen sind keine Environment-Variablen. Das Problem ist jedoch, dass die Kommandos unter den Targets an die Shell übergeben werden (und nach deren Ende die Gültigkeit verlieren). Eine Make-Variable beginnt in der ersten Spalte (kann aber dann nicht vom Ziel abhängig verwendet werden).

Kommt sowas in Frage?

Code

ifeq ($(DEVICE),)
DEV =
else
DEV = device$(DEVICE)
endif


export DEV


device: build_device check


build_device:
    make -C t $(DEV)


check:
    if [ "$(DEV)" != "device1" -a "$(DEV)" != "device2" ]; then \
        echo "Error"; \
        exit 1; \
    fi
    echo you build for "$(DEV)"

Alles anzeigen

Code

make DEVICE=1 device

Makefile Problem

Jetzt mitmachen!

Teilen

Benutzer online in diesem Thema